Pendant des décennies, l'industrie informatique a suivi une formule simple : fabriquer des transistors plus petits et en entasser davantage sur une puce. Cette stratégie a alimenté l'essor extraordinaire de la puissance de calcul prédit par la loi de Moore. Mais alors que les composants approchent des échelles atomiques, les ingénieurs se heurtent de plus en plus aux limites physiques du silicium et aux effets de la mécanique quantique. De nombreux chercheurs pensent que la prochaine avancée majeure ne viendra pas de la miniaturisation des dispositifs, mais de la construction en hauteur.
Une équipe dirigée par Qing Cao, professeur de science et génie des matériaux à l'Université de l'Illinois au Grainger College of Engineering, a démontré une nouvelle méthode pour empiler plusieurs couches d'électronique en silicium directement les unes sur les autres. Cette approche pourrait augmenter considérablement la densité de calcul, améliorer les performances et réduire la consommation d'énergie, tout en prolongeant les progrès qui animent l'industrie des semi-conducteurs depuis plus d'un demi-siècle.
"Prenons quelque chose d'aussi simple que la mémoire statique à accès aléatoire, omniprésente dans les CPU et GPU. Aujourd'hui, il faut six dispositifs microélectroniques appelés transistors sur un seul plan pour stocker un bit d'information. Avec l'intégration verticale, vous pouvez les répartir sur plusieurs couches. C'est comme remplacer une banlieue tentaculaire par des gratte-ciel : vous obtenez la même fonctionnalité, mais l'empreinte spatiale est réduite tout en rendant la communication entre les couches plus rapide et plus efficace", a expliqué Cao.
Les chercheurs rapportent que leur procédé atteint des rendements de dispositifs de 98 à 100 % tout en utilisant du silicium monocristallin standard, le matériau semi-conducteur qui sous-tend l'électronique moderne. Les résultats suggèrent que la technique pourrait éventuellement être adoptée par les fabricants de puces commerciales.
"L'intégration verticale commence déjà à faire son chemin dans les dispositifs commerciaux, en particulier dans le matériel d'IA spécialisé, mais l'intégration monolithique est ce qui libère tout le potentiel des puces 3D", a déclaré Cao. "Pour la première fois, nous avons respecté le budget thermique de l'intégration 3D monolithique en utilisant du silicium monocristallin standard et offert des performances sans précédent." Les résultats ont été publiés dans Nature, une revue qui publie rarement des articles de recherche sur la microélectronique en silicium.
Pourquoi l'industrie des semi-conducteurs regarde vers le haut : Depuis environ 60 ans, la loi de Moore guide le développement des puces, prédisant un doublement de la densité des transistors tous les deux ans environ. Cette tendance devient de plus en plus difficile à maintenir. "Dans un sens, nous atteignons une limite imposée par la physique", a déclaré Cao. "Si vous regardez la taille réelle des transistors, ils ne deviennent pas plus petits, surtout en termes de pas de grille contactée. Cela est dû au fait que nous sommes limités par les propriétés intrinsèques du silicium et les règles fondamentales de la mécanique quantique. Si nous voulons maintenir la tendance à l'augmentation de la puissance de traitement de nos microprocesseurs, nous devons commencer à penser au-delà du simple fait de compresser davantage de dispositifs sur une seule surface."
Empiler les dispositifs verticalement offre une alternative attrayante. Au lieu de continuer à rétrécir les transistors individuels, les ingénieurs peuvent placer plusieurs couches de circuits les unes sur les autres. Cela crée non seulement plus d'espace pour les composants, mais raccourcit également les distances de câblage, réduisant la capacité parasite et augmentant considérablement la bande passante de communication entre différentes parties d'une puce. Ces avantages sont particulièrement importants pour l'intelligence artificielle et autres applications de calcul intensif en données.
Les technologies de puces 3D commerciales actuelles utilisent déjà l'empilement, mais elles impliquent généralement la fabrication de dispositifs semi-conducteurs sur des tranches séparées avant de les assembler. Les exemples incluent la mémoire à large bande passante et la technologie 3D V-Cache d'AMD. Bien que réussies, ces méthodes ont des limites : l'alignement entre les couches est relativement grossier, et les connexions verticales appelées TSV (through-silicon vias) sont comparativement grandes et clairsemées. L'intégration tridimensionnelle monolithique adopte une approche différente. Plutôt que de joindre des puces complètes,