Decennialang volgde de computerindustrie een simpele formule: maak transistors kleiner en prop er meer op een chip. Die strategie voedde de buitengewone toename in rekenkracht voorspeld door de wet van Moore. Maar nu componenten atomaire schalen naderen, lopen ingenieurs steeds vaker tegen de fysieke grenzen van silicium en de effecten van de kwantummechanica aan. Veel onderzoekers denken dat de volgende grote vooruitgang niet komt van het verder verkleinen van apparaten, maar van het bouwen in de hoogte.
Een team onder leiding van Qing Cao, professor materiaalkunde en techniek aan de Grainger College of Engineering van de Universiteit van Illinois, heeft een nieuwe methode gedemonstreerd voor het stapelen van meerdere lagen siliciumelektronica direct bovenop elkaar. De aanpak kan de rekendichtheid drastisch verhogen, prestaties verbeteren en energieverbruik verminderen, terwijl de vooruitgang die de halfgeleiderindustrie al meer dan een halve eeuw aandrijft, wordt verlengd.
"Neem iets simpels als statisch willekeurig toegankelijk geheugen, dat universeel is in CPU's en GPU's. Tegenwoordig zijn er zes micro-elektronische apparaten, transistors genaamd, op één vlak nodig om één bit informatie op te slaan. Met verticale integratie kun je ze over meerdere lagen verdelen. Het is alsof je een uitgestrekte buitenwijk vervangt door hoogbouw: je krijgt dezelfde functionaliteit, maar de ruimtelijke voetafdruk wordt kleiner, terwijl communicatie tussen lagen sneller en efficiënter wordt," legde Cao uit.
De onderzoekers melden dat hun proces apparaatopbrengsten van 98-100% haalt, terwijl standaard eenkristallijn silicium wordt gebruikt, het halfgeleidermateriaal dat de moderne elektronica ondersteunt. De resultaten suggereren dat de techniek uiteindelijk kan worden overgenomen door commerciële chipfabrikanten.
"Verticale integratie begint al zijn weg te vinden naar commerciële apparaten, vooral in gespecialiseerde AI-hardware, maar monolithische integratie is wat de volledige belofte van 3D-chips ontsluit," zei Cao. "Voor het eerst hebben we het thermische budget van monolithische 3D-integratie gehaald met standaard eenkristallijn silicium en ongekende prestaties geleverd." De bevindingen werden gepubliceerd in Nature, een tijdschrift dat zelden silicium micro-elektronica onderzoeksartikelen bevat.
Waarom de halfgeleiderindustrie omhoog kijkt: Al zo'n 60 jaar stuurt de wet van Moore de chipontwikkeling, die voorspelt dat de transistordichtheid ongeveer elke twee jaar verdubbelt. Die trend wordt steeds moeilijker vol te houden. "In zekere zin raken we een grens die door de natuurkunde wordt opgelegd," zei Cao. "Als je naar de werkelijke grootte van transistors kijkt, worden ze niet kleiner, vooral niet wat betreft hun contactgate-pitch. Dit komt doordat we worden beperkt door de intrinsieke materiaaleigenschappen van silicium en de fundamentele regels van de kwantummechanica. Als we de trend van toenemende verwerkingskracht van onze microprocessors willen voortzetten, moeten we verder denken dan alleen maar meer apparaten op één oppervlak proppen."
Het verticaal stapelen van apparaten biedt een aantrekkelijk alternatief. In plaats van individuele transistors verder te verkleinen, kunnen ingenieurs meerdere lagen circuits bovenop elkaar plaatsen. Dit creëert niet alleen meer ruimte voor componenten, maar verkort ook de bedradingsafstanden, waardoor parasitaire capaciteit afneemt en de communicatiebandbreedte tussen verschillende delen van een chip aanzienlijk toeneemt. Die voordelen zijn vooral belangrijk voor kunstmatige intelligentie en andere data-intensieve computerapplicaties.
Huidige commerciële 3D-chiptechnologieën gebruiken al stapeling, maar ze omvatten doorgaans het vervaardigen van halfgeleiderapparaten op afzonderlijke wafers voordat ze aan elkaar worden gebonden. Voorbeelden zijn high-bandwidth geheugen en AMD's 3D V-Cache-technologie. Hoewel succesvol, hebben deze methoden beperkingen: de uitlijning tussen lagen is relatief grof en de verticale verbindingen, bekend als through-silicon vias (TSV's), zijn relatief groot en schaars. Monolithische driedimensionale integratie hanteert een andere aanpak. In plaats van voltooide