Por décadas, a indústria da computação seguiu uma fórmula simples: tornar os transistores menores e colocar mais deles em um chip. Essa estratégia alimentou o extraordinário aumento no poder de computação previsto pela lei de Moore. Mas, à medida que os componentes se aproximam das escalas atômicas, os engenheiros estão cada vez mais encontrando os limites físicos do silício e os efeitos da mecânica quântica. Muitos pesquisadores acreditam que o próximo grande avanço virá não de encolher ainda mais os dispositivos, mas de construir para cima.
Uma equipe liderada pelo professor de ciência e engenharia de materiais da Faculdade de Engenharia Grainger da Universidade de Illinois, Qing Cao, demonstrou um novo método para empilhar múltiplas camadas de eletrônicos de silício diretamente umas sobre as outras. A abordagem poderia aumentar dramaticamente a densidade de computação, melhorar o desempenho e reduzir o consumo de energia, enquanto estende o progresso que impulsionou a indústria de semicondutores por mais de meio século.
"Pegue algo tão simples quanto a memória estática de acesso aleatório, que é universal em CPUs e GPUs. Hoje, são necessários seis dispositivos microeletrônicos chamados transistores em um único plano para armazenar um bit de informação. Com a integração vertical, você pode distribuí-los por várias camadas. É como substituir um subúrbio espalhado por arranha-céus: você obtém a mesma funcionalidade, mas a pegada espacial é reduzida, enquanto a comunicação entre as camadas se torna mais rápida e eficiente", explicou Cao.
Os pesquisadores relatam que seu processo atinge rendimentos de dispositivo de 98 a 100% usando silício monocristalino padrão, o material semicondutor que sustenta a eletrônica moderna. Os resultados sugerem que a técnica poderia eventualmente ser adotada por fabricantes comerciais de chips.
"A integração vertical já está começando a chegar aos dispositivos comerciais, particularmente em hardware de IA especializado, mas a integração monolítica é o que desbloqueia toda a promessa dos chips 3D", disse Cao. "Pela primeira vez, atendemos ao orçamento térmico da integração 3D monolítica usando silício monocristalino padrão e entregamos desempenho sem precedentes." As descobertas foram publicadas na Nature, um periódico que raramente apresenta artigos de pesquisa em microeletrônica de silício.
Por que a indústria de semicondutores está olhando para cima: Por cerca de 60 anos, a lei de Moore guiou o desenvolvimento de chips, prevendo a duplicação da densidade de transistores a cada dois anos. Essa tendência está se tornando cada vez mais difícil de sustentar. "De certa forma, estamos atingindo um limite imposto pela física", disse Cao. "Se você olhar para o tamanho real dos transistores, eles não estão ficando menores, especialmente em termos de seu passo de porta contatado. Isso porque estamos nos tornando limitados pelas propriedades intrínsecas do material do silício e pelas regras fundamentais da mecânica quântica. Se vamos continuar a tendência de aumentar o poder de processamento de nossos microprocessadores, temos que começar a pensar além de apenas espremer mais dispositivos em uma única superfície."
Empilhar dispositivos verticalmente oferece uma alternativa atraente. Em vez de continuar encolhendo transistores individuais, os engenheiros podem colocar múltiplas camadas de circuitos umas sobre as outras. Isso não apenas cria mais espaço para componentes, mas também encurta as distâncias de fiação, reduzindo a capacitância parasita e aumentando significativamente a largura de banda de comunicação entre diferentes partes de um chip. Essas vantagens são particularmente importantes para inteligência artificial e outras aplicações de computação intensiva em dados.
As tecnologias atuais de chips 3D comerciais já usam empilhamento, mas normalmente envolvem a fabricação de dispositivos semicondutores em wafers separados antes de uni-los. Exemplos incluem memória de alta largura de banda e a tecnologia 3D V-Cache da AMD. Embora bem-sucedidos, esses métodos têm limitações: o alinhamento entre as camadas é relativamente grosseiro, e as conexões verticais conhecidas como vias de silício atravessado (TSVs) são comparativamente grandes e esparsas. A integração tridimensional monolítica adota uma abordagem diferente. Em vez de juntar chips completos