दशकों से, कंप्यूटिंग उद्योग एक सरल फॉर्मूले पर चल रहा है: ट्रांजिस्टर को छोटा बनाओ और चिप पर और अधिक पैक करो। इस रणनीति ने मूर के नियम द्वारा भविष्यवाणी की गई कंप्यूटिंग शक्ति में असाधारण वृद्धि को बढ़ावा दिया। लेकिन जैसे-जैसे घटक परमाणु पैमाने पर पहुंच रहे हैं, इंजीनियर तेजी से सिलिकॉन की भौतिक सीमाओं और क्वांटम यांत्रिकी के प्रभावों का सामना कर रहे हैं। कई शोधकर्ताओं का मानना है कि अगली बड़ी प्रगति उपकरणों को और छोटा करने से नहीं, बल्कि ऊपर की ओर बनाने से आएगी।
इलिनोइस विश्वविद्यालय के ग्रेंजर कॉलेज ऑफ इंजीनियरिंग के सामग्री विज्ञान और इंजीनियरिंग के प्रोफेसर किंग काओ के नेतृत्व में एक टीम ने सिलिकॉन इलेक्ट्रॉनिक्स की कई परतों को सीधे एक-दूसरे के ऊपर रखने की एक नई विधि का प्रदर्शन किया है। यह दृष्टिकोण नाटकीय रूप से कंप्यूटिंग घनत्व बढ़ा सकता है, प्रदर्शन में सुधार कर सकता है, और ऊर्जा खपत को कम कर सकता है, साथ ही उस प्रगति को बढ़ा सकता है जिसने अर्धचालक उद्योग को आधी सदी से अधिक समय तक संचालित किया है।
"स्टैटिक रैंडम-एक्सेस मेमोरी जैसी सरल चीज़ लें, जो CPU और GPU में सार्वभौमिक है। आज एक बिट जानकारी संग्रहीत करने के लिए एक ही तल पर छह माइक्रोइलेक्ट्रॉनिक उपकरणों की आवश्यकता होती है। ऊर्ध्वाधर एकीकरण के साथ, आप उन्हें कई परतों में वितरित कर सकते हैं। यह एक फैले हुए उपनगर को ऊंची इमारतों से बदलने जैसा है: आपको समान कार्यक्षमता मिलती है, लेकिन स्थानिक पदचिह्न कम हो जाता है जबकि परतों के बीच संचार तेज़ और अधिक कुशल हो जाता है," काओ ने समझाया।
शोधकर्ताओं की रिपोर्ट है कि उनकी प्रक्रिया 98-100% उपज प्राप्त करती है, जबकि मानक एकल-क्रिस्टलीय सिलिकॉन का उपयोग करती है, जो आधुनिक इलेक्ट्रॉनिक्स को रेखांकित करने वाली अर्धचालक सामग्री है। परिणाम बताते हैं कि यह तकनीक अंततः वाणिज्यिक चिप निर्माताओं द्वारा अपनाई जा सकती है।
"ऊर्ध्वाधर एकीकरण पहले से ही वाणिज्यिक उपकरणों में अपना रास्ता बना रहा है, विशेष रूप से विशेष AI हार्डवेयर में, लेकिन मोनोलिथिक एकीकरण वह है जो 3D चिप्स के पूर्ण वादे को खोलता है," काओ ने कहा। "पहली बार, हमने मानक एकल-क्रिस्टलीय सिलिकॉन का उपयोग करके मोनोलिथिक 3D एकीकरण के थर्मल बजट को पूरा किया है और अभूतपूर्व प्रदर्शन दिया है।" निष्कर्ष नेचर में प्रकाशित हुए, एक पत्रिका जो शायद ही कभी सिलिकॉन माइक्रोइलेक्ट्रॉनिक्स शोध लेख प्रकाशित करती है।
अर्धचालक उद्योग ऊपर क्यों देख रहा है: लगभग 60 वर्षों से, मूर का नियम चिप विकास का मार्गदर्शन कर रहा है, हर दो साल में ट्रांजिस्टर घनत्व दोगुना होने की भविष्यवाणी करता है। यह प्रवृत्ति बनाए रखना तेजी से कठिन होता जा रहा है। "एक अर्थ में, हम भौतिकी द्वारा लगाई गई एक सीमा से टकरा रहे हैं," काओ ने कहा। "यदि आप ट्रांजिस्टर के वास्तविक आकार को देखें, तो वे छोटे नहीं हो रहे हैं, विशेष रूप से उनके संपर्कित गेट पिच के संदर्भ में। ऐसा इसलिए है क्योंकि हम सिलिकॉन के आंतरिक सामग्री गुणों और क्वांटम यांत्रिकी के मौलिक नियमों द्वारा सीमित हो रहे हैं। यदि हम अपने माइक्रोप्रोसेसरों की प्रसंस्करण शक्ति बढ़ाने की प्रवृत्ति को बनाए रखना चाहते हैं, तो हमें एक ही सतह पर और अधिक उपकरणों को ठूंसने से परे सोचना शुरू करना होगा।"
उपकरणों को लंबवत रूप से ढेर करना एक आकर्षक विकल्प प्रदान करता है। अलग-अलग ट्रांजिस्टर को सिकोड़ना जारी रखने के बजाय, इंजीनियर सर्किट की कई परतों को एक-दूसरे के ऊपर रख सकते हैं। यह न केवल घटकों के लिए अधिक जगह बनाता है बल्कि वायरिंग दूरी को भी छोटा करता है, परजीवी धारिता को कम करता है और चिप के विभिन्न हिस्सों के बीच संचार बैंडविड्थ को काफी बढ़ाता है। ये फायदे विशेष रूप से कृत्रिम बुद्धिमत्ता और अन्य डेटा-गहन कंप्यूटिंग अनुप्रयोगों के लिए महत्वपूर्ण हैं।
वर्तमान वाणिज्यिक 3D चिप प्रौद्योगिकियां पहले से ही स्टैकिंग का उपयोग करती हैं, लेकिन उनमें आमतौर पर अलग-अलग वेफर्स पर अर्धचालक उपकरणों का निर्माण करना और फिर उन्हें एक साथ बांधना शामिल होता है। उदाहरणों में हाई-बैंडविड्थ मेमोरी और AMD की 3D V-Cache तकनीक शामिल हैं। सफल होने के बावजूद, इन विधियों की सीमाएं हैं: परतों के बीच संरेखण अपेक्षाकृत मोटा होता है, और थ्रू-सिलिकॉन वियास (TSVs) के रूप में जाने जाने वाले ऊर्ध्वाधर कनेक्शन अपेक्षाकृत बड़े और विरल होते हैं। मोनोलिथिक त्रि-आयामी एकीकरण एक अलग दृष्टिकोण अपनाता है। पूर्ण उपकरणों को जोड़ने के बजाय,